先进封装下的芯粒间高速互联接口设计思考
D2D接口的信道特点 信道条件通常是接口研究的起点,接口电路的架构搭建、微结构选取到具体电路的实现无不以信道特性作为出发点,D2D接口的设计也不例外。相比传统高速接口,D2D接口的信道表现了较多新的特点,这主要是由D2D接口的应用环境和封装形式所带来的。众所周知,D2D接口主要用于芯粒间的高带宽数据互联,这一应用场景决定了D2D接口信道的两个主要特点:一、信道长度较短,一般局限在封装内部;二、信道数量大,布线密集。同时,这一应用场景也决定了D2D接口往往面对较为先进的封装形式,其布线通道通常是基板(substrate)甚至是硅中介层(silicon interposer),我们分别称之为D2D接口的标准封装(standard package)和先进封装(advanced package) 。 相比以PCB走线为主的传统互联方式,D2D标准封装和先进封装的显著特点是节距(pitch)的减小。在标准封装中,芯片凸点(bump)的节距从传统封装的0.5~1mm减小到100~200um,而在先进封装中,这一物理尺寸进一步微缩到30~60um。这一变化首先带来了一系列信道物理尺寸的同步微缩,包括互联走线的线宽、线距和金属厚度等。而这些物理尺寸的微缩进一步引起了信道电学特性的改变。概括而言,从传统封装到先进封装,信道的单位长度电阻显著增大,而其单位长度的等效电感和电容基本保持不变。考虑到在D2D标准封装和先进封装下其信道长度显著缩短,信道整体的等效电感和电容显著缩小。具体而言,先进封装下的D2D信道的电学特性变化主要表现在如下方面:
D2D接口的信道特点 信道条件通常是接口研究的起点,接口电路的架构搭建、微结构选取到具体电路的实现无不以信道特性作为出发点,D2D接口的设计也不例外。相比传统高速接口,D2D接口的信道表现了较多新的特点,这主要是由D2D接口的应用环境和封装形式所带来的。众所周知,D2D接口主要用于芯粒间的高带宽数据互联,这一应用场景决定了D2D接口信道的两个主要特点:一、信道长度较短,一般局限在封装内部;二、信道数量大,布线密集。同时,这一应用场景也决定了D2D接口往往面对较为先进的封装形式,其布线通道通常是基板(substrate)甚至是硅中介层(silicon interposer),我们分别称之为D2D接口的标准封装(standard package)和先进封装(advanced package) 。 相比以PCB走线为主的传统互联方式,D2D标准封装和先进封装的显著特点是节距(pitch)的减小。在标准封装中,芯片凸点(bump)的节距从传统封装的0.5~1mm减小到100~200um,而在先进封装中,这一物理尺寸进一步微缩到30~60um。这一变化首先带来了一系列信道物理尺寸的同步微缩,包括互联走线的线宽、线距和金属厚度等。而这些物理尺寸的微缩进一步引起了信道电学特性的改变。概括而言,从传统封装到先进封装,信道的单位长度电阻显著增大,而其单位长度的等效电感和电容基本保持不变。考虑到在D2D标准封装和先进封装下其信道长度显著缩短,信道整体的等效电感和电容显著缩小。具体而言,先进封装下的D2D信道的电学特性变化主要表现在如下方面:
插入损耗(insertion loss)

反射(reflection)


串扰(crosstalk)
D2D接口的设计思考 D2D接口的设计是一项系统而又细致的工作,其中最为困难从而也是最有价值的部分正是那些可以提升D2D接口性能的设计方法。如上所述,时延和能效是D2D接口最为重要的性能指标,下面我们就从这两个方面浅谈D2D接口设计的一些思考。
D2D接口的设计思考 D2D接口的设计是一项系统而又细致的工作,其中最为困难从而也是最有价值的部分正是那些可以提升D2D接口性能的设计方法。如上所述,时延和能效是D2D接口最为重要的性能指标,下面我们就从这两个方面浅谈D2D接口设计的一些思考。
D2D接口的设计思考 D2D接口的设计是一项系统而又细致的工作,其中最为困难从而也是最有价值的部分正是那些可以提升D2D接口性能的设计方法。如上所述,时延和能效是D2D接口最为重要的性能指标,下面我们就从这两个方面浅谈D2D接口设计的一些思考。
D2D接口的设计思考 D2D接口的设计是一项系统而又细致的工作,其中最为困难从而也是最有价值的部分正是那些可以提升D2D接口性能的设计方法。如上所述,时延和能效是D2D接口最为重要的性能指标,下面我们就从这两个方面浅谈D2D接口设计的一些思考。
D2D接口的设计思考 D2D接口的设计是一项系统而又细致的工作,其中最为困难从而也是最有价值的部分正是那些可以提升D2D接口性能的设计方法。如上所述,时延和能效是D2D接口最为重要的性能指标,下面我们就从这两个方面浅谈D2D接口设计的一些思考。
时延
以设计方法和流程而言,D2D接口电路通常都可以分为数字电路和模拟电路两部分。在D2D接口设计中,这两部分通常由不同的设计者来承担。自然地,设计者通常会从这两个部分去分别优化D2D接口的时延。比如,在数字电路设计中,尝试采用更高的工作频率和更精简的流水线结构等;同样,在模拟电路设计中也可以通过采用合理的串并转换电路结构来缩小时延。 然而,一个可能对时延影响更为显著却往往容易被忽视的环节是模拟电路和数字电路的接口部分。这是因为数字电路和模拟电路往往处在不同的时钟域中,而数据的跨时钟域传输需要经过同步。通常来说,设计人员一般会采用FIFO来对数据进行跨时钟域同步,这一过程将会带来数个时钟周期的时延。这一开销在大多数场景下无足轻重,但是对于D2D接口而言却可能是无法承受的。因此,如何处理数模接口上的数据同步问题是优化D2D接口延时的重要课题。 优化数模接口上的时延的中心思想是在完成数据同步的基础上缩小甚至取消FIFO所带来的时延开销。对此,我们提供了两种可行的方案:边沿调整技术和FIFO重置技术。边沿调整技术将数据的跨时钟域操作视为一次数据采样,其核心思想是通过调整算法搜索到最优的采样窗口对数据进行采样,从而完成跨时钟域操作,该方案可以将时延开销由数个时钟周期减小到半个时钟周期。FIFO重置技术是将FIFO从数模接口转移到模拟电路内部的串行时钟域上,假设模拟电路中的串并转换比为N,该方法可以将时延开销减小到原始方案的N分之一。
能效